Modul 4 Laporan Akhir 1 Praktikum Sistem Digital







2. Alat dan Bahan[kembali]
  1. Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 
  4.  Jumper
Gambar 4.1 Module D'Lorenzo

Gambar 4.2 Jumper

3. Rangkaian Simulasi[kembali]




4. Prinsip Kerja Rangkaian[kembali]

Pada rangkaian percobaan 1, pada modul de lorenzo, dimana menggunakan 4 buah flip flop. Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND,  kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7. Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6. Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5. Sedangkan untuk flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk. Untuk nilai B0 sampai B6 akan divariasikan, hingga nantinya bisa dibuktikan terjadinya shift register, dimana akan terjadi pergeseran nilai ouputnya dari kanan ke kiri. Selain itu, setelah nilai inputan divariasikan maka dapat ditentukan apakah nantinya sifat register tersebut, apakah bersifat SISO, SIPO, PISO, atau PIPO. Setelah dilakukan percobaan, maka didaptkan hasil output pada maisng-masing kondisi pada jurnal, untuk kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu). Untuk kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu), sedangkan untuk keluarannya keluar secara serentak. Untuk kondisi 3 bersifat PISO, karena inputannya masuk secara serentak, sedangkan keluarannya keluar secara bergantiang (satu per satu). Dan untuk kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak).

5. Video Rangkaian[kembali]




6. Analisa[kembali]

Percobaan 1

1.       Analisa output yang dihasilkan flip flop tiap-tiap kondisi

Jawab:

Kondisi 1

Pada kondisi ini, B3-B6 diatur dengan logika 0, lalu switch B0 dan B2 berlogika 1 dan B1 kondisi don’t care. B1 digunakan sebagai pengaturan data yang ingin dimodulasikan ke shift register. Ketika rangkaian dijalankan data yang masuk sama seri atau satu persatu dan setelah semua data masuk di shift register pada clock selanjutnya data kemudian keluar satu per satu. Dapat disimpulkan shift register yang terjadi adalah shift register (SISO) serial on serial out, yang dimana inputan data masuk satu persatu dan data terkirim juga satu persatu.

 

Kondisi 2

Pada kondisi ini, B3-B6 diatur dengan logika 0, lalu switch B0 berlogika 1, B2 diatur falltime dan B1 kondisi don’t care. Ketika rangkaian dijalankan data diatur oleh B1 untuk masuk secara seri kemudian sesaat setelah semua data masuk di shift register B2 langsung di falltime dan terlihat fata akan terkirimbersamaan. Dapat disimpulkan shift register yang terjadi adalah shift register SIPO yang dimana datamasuk satu per satu secara bergiliran dan sesaat setelah semua data masuk akan langsung tekirim secara bersamaan.

 

Kondisi 3

Pada kondisi ini  B3-B6   diatur don’t care , B1 dan BO berlogika 0 dan B2 berlogika 1. B3-B6 sebagai data yang akan dimasukan ke shift register. Ketika rangkaian dijalankan data dimasukkan bersamaan kemudian data bergilir keluar dengan satu persatu. Dapat disimpulkan shift register yang terjadi adalah PISO yang dimana data dalam clock pertama semua masuk bersamaan dan di clock selanjutnya data bergilir keluar satu persatu.

 

Kondisi 4

Pada kondisi ini , B3-B6  diatur don’t care, B1 dan B2 berlogika 0 dan B0 berlogika 1. B3-B6 sebagai data yang akan diinputkan, setelah rangkaian dijalankan data masuk secara bersamaan dan pada clock selanjutnya data langsung terkirim bersamaan . Dapat disimpulkan shift register yang terjadi adalah shift register PIPO dimana data masuk secara bersamaan dan juga terkirim secara bersamaan.

 

2.       Jika gerbang AND pada rangkaian diinput , sumber clock dihubungkan langsung ke flip flop , bandingkan output yang didapatkan

 

Jawab:

Gerbang AND dalam rankaian digunakan untuk mematikan clock pada shift register saat berlogika 0 . Dalam kondisi pertama jika gerbang AND dihapus tidak akan pempengaruhi jalannya rangkaian dan akan tetap menjadi shift register SISO. Dalam kondisi kedua jika gerbang AND dihapus, setelah semua data masuk, data tidak akan keluar bersamaan karena harusnya hal tersebut dilakukan oleh gerbang AND untuk mematikan clock nya. Sehingga  tidak terjadi SIPO namun  data akan keluar secara seri dan terjadi SISO. Dalam  kondisi 3, jika gerbang AND dihapus tidak akan mempengaruhi output yang terjadi dan tetap menjadi shift register PISO. Dalam kondisi 4, jika gerbang AND dihapus maka ketika data sudah dimasukkan bersamaan , data tidak terkirim bersamaan dan akan keluar secara seri, karena gerbang  AND sebagai pemati clock harusnya data terkirim parallel namun karena tiadanya clock akan menyebabkan data terkirim seri,. Sehingga dapat dikatakan terjadi shift register PISO. Dari semua kondisi , dapat disimpulkan ketika gerbang AND  dihilangkan output tidak bisa menjalankan parallel out pada register.

7. Link Download[kembali]

Tidak ada komentar:

Posting Komentar

Langganan: Komentar (Atom)